Vudú haitiano
TEMA 4 SISTEMAS LÓGICOS SECUENCIALES.
4.1 Elementos de memoria.
4.1.1 Biestables asíncronos o latches.
4.1.1.1 Latch S-R.
4.1.1.2 Análisis de funcionamiento.
4.1.1.3 Latch S-R con entradas de habilitación.
4.1.1.4 Biestable asíncrono J-K.
4.1.1.5 Biestable asíncrono D con entrada de habilitación
4.1.2 Biestables síncronos
4.1.2.1 Disparo por nivel.
4.1.2.2 Disparo por flanco.
4.1.2.3 Entradas asíncronas de inicialización y borrado.
4.1.3 Flip – flops maestro – esclavo.
4.1.4 Biestable T.
4.1.5 Características de operación de los flip – flops.
4.1.6 Monoestables.
4.2 Registros y contadores básicos
4.2.1 Registros de desplazamiento (RDD).
4.2.2 Contadores básicos.
4.3 Análisis y …ver más…
Tipos (por funcionamiento): S – R , J – K, T y D.
Tipos de disparo en biestables SINCRONOS:
• Por nivel o La activación del biestable tiene lugar en una zona “plana” de la señal de reloj. (Las entradas deben permanecer estables en esta zona).
• Por flanco o La activación tiene lugar en un brevísimo instante de tiempo en el que se produce el cambio de estado de la señal de reloj.
Necesidad de detectores de flanco.
• Flanco de subida.
• Flanco de bajada.
Ramón Gallardo Caballero
Electrónica Digital. 2º I.T.T.
Sistemas lógicos secuenciales (III)
4.1.1 – Biestables asíncronos o Latches
4.1.1.1 – Latch S – R
Circuito con dos entradas (S y R) y dos salidas (Q y Q ) complementarias.
Al activar el terminal…
S→ Q = H Q = L
(…una vez propagado el efecto
R→ Q = L Q = H de la variación de la entrada)
Símbolos lógicos del Latch S - R
Tabla de verdad del Latch S – R (activo a nivel bajo):
R S Q(t) Q(t+1)
Efecto
00 0
ND
Con las dos entradas activas no sabremos cuál será la salida del
00 1
ND
dispositivo
01 0
0
Reset Activo
01 1
0
10 0
1
Set Activo
10 1
1
11 0
0
Sin actividad, las salidas se mantienen.
11 1
1
Tabla reducida
R
0
0
1
1
S
0
1
0
1
Arquitectura y funcionamiento interno del Latch S – R …
Encapsulados: 74279; posee 4 Latches S – R.
Ramón Gallardo Caballero
Electrónica Digital. 2º I.T.T.
Q(t+1)
ND
0
1
Q(t)