
Nº de bloque Desplazamiento

MEM. P.
CPU CACHE 32 bytes 8 bloques MEM. PRINCIPAL 256 bytes 64 bloques
000000 00

0

000000 01 000000 10 000000 11 000001 00

Nº de bloque

CACHE

1

000001 01 000001 10 000001 11

0 1 2 3 4 5 6 7
Universidad de Oviedo / Dpto. de Informática 1

001100 00

12

001100 01 001100 10 001100 11

63

111111 00 111111 01 111111 10 111111 11

Ingeniería de computadores (3º curso)


DIRECCIÓN

Nº de bloque bit de validez etiqueta

3
XX XX XX XX XX XX XX XX

2
XX XX XX XX XX XX XX XX

1
XX XX XX XX XX XX XX XX

0
XX XX XX XX XX XX XX XX

Desplazamiento

0 1 2 3 4 5 6 …ver más…

de Informática

7

Ingeniería de computadores (3º curso)


• Actualización del bloque 4 • La cache sirve el dato pedido
DIRECCIÓN
0 1 0 1 0 0 0 0

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX BF F3 XX XX XX

2
XX XX XX 9A 79 XX XX XX

1
XX XX XX 10 5A XX XX XX

0
XX XX XX A3 A4 XX XX XX

4
5 6 7

0 1 2 3

0 0 0 1 1 0 0 0

xxx xxx xxx 010 010 xxx xxx xxx

Desplazamiento

11001100 11001101 11001110 11001111

FF B3 19 CD

= MUX

ACIERTO

A4

Universidad de Oviedo / Dpto. de Informática

8

Ingeniería de computadores (3º curso)


• Petición de lectura sobre la dirección 01010001b (51h): Acierto • La cache sirve el dato pedido
DIRECCIÓN
0 1 0 1 0 0 0 1

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX BF F3 XX XX XX

2
XX XX XX 9A 79 XX XX XX

1
XX XX XX 10 5A XX XX XX

0
XX XX XX A3 A4 XX XX XX

4
5 6 7

0 1 2 3

Desplazamiento

0 0 0 1 1 0 0 0

xxx xxx xxx 010 010 xxx xxx